Der Fortschritt erwartet Hochleistungschips, die günstig und energieeffizient sind. Halbleiterhersteller reagieren darauf unter anderem mit derart kleinen Strukturen, dass die Physik an ihre Grenzen geführt wird. Helfen sollen dabei neue Materialien und die Idee vom Chiplet-Design.
Die Nachfrage nach immer kleineren und leistungsfähigeren Halbleitern steigt.
Micron Technology
Die 208 Milliarden Transistoren, die auf dem Blackwell B200 gesetzt wurden, kann man als Kampfansage an die Halbleiterproduzierende Branche betrachten. Wobei: Im Segment der GPU-Halbleiterchips (Graphics Processing Unit) kann derzeit keiner dem US-amerikanischen Halbleiterunternehmen Nvidia das Wasser reichen. Schon mit der Vorgängerversion, der Hopper-Baureihe, die Nvidia-CEO Jensen Huang erst vor etwa zwei Jahren vorstellte, vereinnahmte der taiwanisch-US-amerikanische Unternehmer im vergangenen Jahr rund 80 % des Marktes für Grafikprozessoren für sich. Schwere Zeiten für Mitbewerber.
Zumindest wenn es um das Verteilen des Kuchens geht. Dass dieser stetig wächst, ist ein kleiner Trost. Immerhin treiben derzeit Dienstleister rund um das Cloud Computing, der Wunsch, alles mit künstlicher Intelligenz lösen zu wollen und über das Internet der Dinge zu steuern, sowie das Bestreben der Automobilindustrie, ihre Fahrzeuge mit mehr Intelligenz auszustatten, den Markt voran. Allein Cloud-Computing wird laut Markets and Markets ein jährliches Wachstum von rund 15 % verbuchen – und damit von 626 Milliarden US-Dollar im Jahr 2023 auf 1,26 Billionen US-Dollar im Jahr 2028 wachsen. Der Markt für KI-Software wird bis 2025 voraussichtlich auf 156,9 Milliarden US-Dollar steigen.
Unbarmherziger Innovationsdruck
Gute Aussichten – zumindest für jene, die sich den enorm komplexen, technischen Herausforderungen stellen können. Darüber hinaus erwartet sie ein unbarmherziger Innovationsdruck – getrieben von der Nachfrage nach immer kleineren und leistungsfähigeren Halbleitern, die mitunter an die Grenzen der Physik führt. Die 1.4-nm-Prozesstechnik zum Beispiel ist eine Möglichkeit, mit dem Fortschritt mitzuhalten. Doch der Preis dafür ist hoch – schwindelerregend hoch. Immerhin erfordert diese Prozessortechnik eine extrem präzise Lithographietechnik. Inklusive neuartiger Materialien damit die kleinsten Strukturen noch funktionsfähig sind.
So spricht das Marktforschungsunternehmens Gartner in seinem Bericht "Emerging Technologies: 1.4nm Semiconductor Manufacturing" davon, dass die gesamten Investitionen in die 1,4-nm-Technik bis zum Jahr 2027 rund 100 Milliarden US-Dollar erreichen könnten. Wer also in den Top-Ten mitspielen möchte, der muss das Invest riskieren. Derzeit sind es das taiwanesische Unternehmen TSMC, der südkoreanische Halbleiterhersteller Samsung und das in den USA beheimatete Intel, die diesen Schritt wagen. Die Hoffnungen der Drei: mittels der 1,4-nm-Prozesstechnologie, Chips in größeren Stückzahlen und zu geringeren Kosten zu produzieren.
Strukturen von 2 nm in Kürze verfügbar
Die Rechnung kann aufgehen. Denn "je feiner die Strukturen auf Chips werden, desto bedeutsamer wird die Ausbeute der Chips in Abhängigkeit von der Defektdichte". So schreiben es die Springer-Autoren Hartmut Frey, Engelbert Westkämper und Bernd Hintze in dem Kapitel Design von Halbleiterfertigungsanlagen erschienen im Handbuch energiesparende Halbleiterbauelemente – Hochintegrierte Chips.
Bevor allerdings der erste 1,4-nm-Halbleiter in Serie geht, konzentriert sich ein Teil der Branche auf die Massenfertigung von Halbleitern mit 2-nm-Strukturbreite. Drei der größten zehn Halbleiterhersteller haben angekündigt, in Kürze die ersten Bausteine auf den Markt zu bringen – allen voran TSMC, das vermutlich Ende 2025 die Auslieferung beginnen will. Geplant ist zudem die Einführung weiterer Varianten, etwa mit einer Stromversorgung von der Rückseite des Chips (Backside Power Delivery) für 2026 (N2P) und eine für das Hochleistungscomputing (N2X). Auch Samsung möchte 2025 mit der Massenproduktion von Chips im 2-Nanometer-Verfahren beginnen. Der Einsatz soll für mobile Geräte optimiert werden – mit Fokus auf künstlicher Intelligenz.
Speicherbausteine mit 7 nm
Der Dritte im Bunde ist Intel. Ebenfalls im kommenden Jahr wollen die Amerikaner mit der Produktion von 2-nm-Chips beginnen. Erst wesentlich später dürften IBM und der US-amerikanische Auftragsfertiger von Halbleitern GlobalFoundries von dem Geschäft mit der 2-nm-Strategie profitieren. Beide Unternehmen forschen zwar schon seit Langem an neuen Halbleitertechnologien und können auch Fortschritte bei der 2-nm-Technologie vermelden. Wann aber sie die ersten Produkte ausliefern, dazu haben sich beide noch nicht geäußert.
Nur so viel: Derzeit baut IBM in Poughkeepsie, New York, eine neue 2-Nanometer-Halbleiterfertigung auf, die voraussichtlich in 2025 mit rund 3.000 Arbeitsplätzen in Betrieb gehen soll. GlobalFoundries hingegen startet in 2025 erst mit der Produktion von 3-nm-Chips. Die Vorbereitungen für die 2-nm-Fertigung sollen erst frühestens im Jahr 2027 abgeschlossen sein. Einen noch längeren Vorlauf für die Massenproduktion von Halbleitern mit 2-nm-Strukturbreite benötigen die Hersteller von Speicherbausteinen.
Effizienzanspruch als Herausforderung
So befindet sich Micron erst in der finalen Phase der Entwicklung von 7-nm-DRAMs. Diese Technologie soll eine noch höhere Dichte und Geschwindigkeit bieten als 10-nm-DRAMs, mit der, eigenen Angaben zufolge weltweit drittgrößte SDRAM-Hersteller, mittlerweile die vierte Speichergeneration innerhalb der 10-Nanometer-Klasse bedient. Mir ihr gelang es, dass die Bausteine 40 % kleiner ausfallen und 15 % sparsamer betrieben werden können.
Neben dem Formfaktor fordert auch die Energieeffizienz die Entwicklungsabteilungen heraus. Micron teilt dazu mit, noch in diesem Sommer mit dem Standard-Low-Power-Compression-Attached-Memory-Modul (LPCAMM2) auf den Markt zu kommen. Das Modul soll künftig die erforderliche Leistung für die Verarbeitung von KI-Workloads auf PCs liefern – bei einer bis zu 61 % geringeren Wirkleistung pro 64-Bit-Bus bei gleicher DDR5-Geschwindigkeit im Vergleich zu SODIMM-Speicher.
Fokus auf chipletbasiertes Design
Eine weitere Methode, Halbleiterbausteine so effizient wie auch kostengünstig auszulegen, ist das Chiplet-Design. Es handelt sich dabei um kleine Schaltkreise, die wie Baukastenelemente zusammengesetzt werden können. So erklärt es das Fraunhofer-Institut für Integrierte Schaltungen IIS. Diese "Chip-Packaging-Lösungen, also Chip-Stapelungen, ermöglichen die Einbindung verschiedener Funktionseinheiten auch in unterschiedlichen Technologien auf einem Substrat oder in einem 3-D-Aufbau".
Der Vorteil für die Entwicklungsabteilungen elektronischer Systeme ist, dass sie "die jeweils passfähigsten Fertigungstechnologien nutzen können, um zum Beispiel Funktionalitäten, die Schaltkreise in neuesten Halbleitertechnologien benötigen, auf einige wenige Schaltkreise zu konzentrieren, anstatt sie für den kompletten Chipaufbau nutzen zu müssen". Laut Andy Heinig gilt als einer der größten Stolpersteine "die Schaffung von Standards für die Interaktion zwischen Chiplets verschiedener Hersteller. Darüber hinaus erfordert die nahtlose Integration von Chiplets in ein Gesamtsystem fortgeschrittene Design- und Testverfahren", erklärt im Interview der Abteilungsleiter für Effiziente Elektronik am Fraunhofer IIS, Institutsteil Entwicklung Adaptiver Systeme EAS in Dresden, die Herausforderungen an die Halbleiterbranche.